⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A) 平4-38791

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成4年(1992)2月7日

G 11 C 11/407 27/04 H 01 L 27/108

D 7514-4M

8526-5L G 11 C 11/34 8624-4M H 01 L 27/10

354 3 2 5

審査請求 未請求 請求項の数 4(全13頁)

60発明の名称 半導体装置

> 願 平2-146542 ②特

@出 願 平2(1990)6月4日

@発 明 者 Ш

徳 晃

大阪府門真市大字門真1006番地 松下電器産業株式会社内

個発 明 者 俊 郎

大阪府門真市大字門真1006番地

大阪府門真市大字門真1006番地 松下電器産業株式会社内

の出 願 人 松下電器産業株式会社

田

四代 理 人 弁理士 前 田

- 1. 発明の名称 半導体装置
- 2 特許請求の範囲
 - (1) 基板電位を発生する基板電位発生器と、少 なくともDRAMの動作電圧内で外部電源電圧 の依存性の少ない内部電圧を発生させる内部電 圧発生器と、該内部態圧発生器により発生させ た内部電圧と実際の基板電位とに基いて前記基 板電位発生器により発生した基板電位が設定電 位の上か下かを検出する基板電位検出器とを確 えたことを特徴とする半導体装置。
- (2) 内部電圧発生器は、内部索子動作電圧発生 のために用いる内部降圧器であることを特徴と する請求項(1)記載の半導体装置。
- (3) 内部降圧器は、基準電圧発生器と、該基準 電圧発生器により発生させた基準電圧に基いて 内部電圧を発生させる供給器よりなることを特 徴とする請求項(2)記載の半導体装置。
- (4) 内部電圧発生器は、ゲート、ドレイン間を

短絡した第1、第2のMOSトランジスタと第 3のMOSトランジスタとの直列接続からなる 第1の直列体と、第4のMOSトランジスタと ゲート、ドレイン間を短絡した第5のMOSト ランジスタとの直列接続からなる第2の直列体 とを、電源電圧と接地電位間に各々並列に接続 し、前記第2のMOSトランジスタのゲートと 前記第4のMOSトランジスタのゲートとの間、 及び前記第3のMOSトランジスタのゲートと 前記第4のMOSトランジスタのドレインとの 間を各々短格し、かつ前記第3のMOSトラン ジスタ又は前記第4のMOSトランジスタのソ ース、ドレイン間に、ゲート、ドレイン間を短 格した第6のMOSトランジスタを接続した構 成よりなることを特徴とする請求項(1)記載の半 遵体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置に関し、特に半導体集積回 路の基板電位を発生する基板電位発生器について、

その発生する基板電位を設定電位に保つための基 板電位検出回路の改良に関するものである。

(従来の技術)

従来の基板電位検出器を第4図に示す。同図において、Qp47.Qn46.Qn47はMOSトランジスタ、45は外部電源電圧Vcc、46は接地電位Vssである。また、41は接出信をであり、43は接板電位Vssな位検出信が一トランジスタQp47及びQp47及がQn46と、ゲート、ドレイン間を短列に接続したMOSトランジスクのダイオードのの3個のMOSトランジスクのダイオーの電にないのMOSトランジスクのダイオーの間に直列に接続した構成になっている。

上記の構成の基板低位検出器の動作について説明する。先ず、MOSトランジスクQp47はゲート電位が接地電位Vss46であり、ソース電位が外部電源電圧Vcc45であって、そのゲート、ソース間電圧はそのスレッシュホールド電圧

- 3 -

スレッシュホールド電圧より低い電圧又はスレッシュホールド電圧より位かに高い電圧に留まるので、該MOSトランジスクQn46はoff状態又は微小な電流しか流せない。このため、出力端子43の基板電位検出信号は、MOSトランジスクQp47のドレイン電流 Idp47によって基板電位発生器 1を動作させるに十分な高い電位となる。

従って、基板電位44が上記の設定電位未満に 降下したときには、出力端子43から出力される 低電位の基板電位校出信号により基板電位発生器 1の助作を停止させる一方、基板電位44が設定 電位以上に上昇したときには、出力端子43の高 電位の基板電位検出信号により基板電位発生器1 を動作させることによって基板電位44を設定電 位に保つことができる。

(発明が解決しようとする課題)

しかしながら、上記のような従来の権成では、 外部電源電位 V c c 4 5 の変効によって基板電位 4 4 を設定電位に保持できないことが判った。つ より低い電圧であるので、該トランジスタQp4 7はドレイン電流Idp47が流れている。

今、基板電位44が接地電位Vss46より低い設定電位未満に引き下げられたとすると、トランジスタQn47はon状態になると共に、このon状態により接点41の電位(つまりトランジスタQn46のスレッシュホールド電圧よりあるので、このトランジスを以上引き下げられるので、このお果、3個のメリカー46もon状態によりMOSトランジスタのon状態によりMOSトランジスタのカイン及びQn46のドレイン電位、つまり出するので、なの話果、3個のメタロの対象によりMOSトランジスタのカインなどのよりMOSトランジスタのカインなどのよりMOSトランジスタのカインなどによりMOSトランジスタのカインなどによりMOSトランジスタのカーをではなどのよりを表している。

これに対し、基板電位44が上記の設定電位以上に高い電位に浮き上がったときには、MOSトランジスタQn47によって接点41の電位を引き下げる程度が小さくなるために、MOSトランジスタQn46のゲート、ソース間の電圧はその

- 4 -

まり、外部電源電位Vcc45が上昇したときに は、MOSトランジスタQp47のゲート電位が 一定電位 (接地電位Vss46) なのでMOSト ランジスタQp47のゲート、ソース間電圧が増 大し、そのドレイン電流Idp47が増加する。 このため、基板電位44が設定電位未識に引き下 げられても、前記MOSトランジスタQp47の ドレイン電位である出力端子43の基板電位検出 信号の電位が上昇したままになって、茲板電位発 生器1の勁作を停止させるまで降下しなくなるの で、基板電位44が設定電位以下に大きく低下し 過ぎるという誤勁作が生じる。また、前記とは逆 に外部電源電位Vccが降下したときには、MO SトランジスタQp47のゲート,ソース間電圧 が低下してそのドレイン電流 I dp47が減少す るため、基板電位44が設定電圧以下に引き下げ られる前に、MOSトランジスタQp47のドレ イン電位である出力端子43の基板電位検出信号 の電位が大きく降下してしまうので、基板電位4 4 が設定電位以上の良好でない状態でも基板電位 発生器 1 の動作が停止してしまうという誤動作を 引き起こす恐れがあるという問題点を有していた。

本発明は斯かる点に鑑みてなされたものであり、 その目的は、外部電源電圧の変動があっても、基 板電位発生器から発生する基板電位を良好に設定 電位に保持できる半導体装置を提供することにあ

(課題を解決するための手段)

前記の目的を達成するため、本発明では、外部 能源電圧Vccの依存性の小さい内部電圧を内部 回路で発生させ、この内部電圧と実際の基板電位 とに基いて基板電位検出信号を発生させることに より、この基板電位検出信号を外部電源電圧Vc cに対する依存性の小さいものとして、この基板 電位検出信号で基板電位検出器の動作を制御する こととする。

づまり、本発明の具体的な解決手段は、半導体 装置として、基板電位を発生する基板電位発生器 と、少なくともDRAMの動作電圧内で外部電源 電圧の依存性の少ない内部電圧を発生させる内部

- 7 -

る。

(実施例)

以下、本発明の実施例について図面を参照しながら説明する。

第1図は本発明の第1の実施例における半導体装置のブロック回路図である。同図において、Qp11~Qp17はP形のMOSトランジスタ、Qn11~Qn17はN形のMOSトランジスタ、15は外部電源電圧Vcc、16は接地電位Vss、11は内部電圧、12は基準電圧、13は基板電位検出信号、14は基板電位、111,11
2,121,122,131は接点である。

また、2は外部電源電圧Vcc15の依存性の少ない内部電圧11を発生させるための内部電圧発生器であって、この内部電圧発生器2は、内部素子を助作させる電圧を発生するために用いる内部降圧器より成る。この内部降圧器2は基準電圧発生器3と供給器4とから構成されている。先ず、基準電圧発生器3は、2個のトランジスクQp1

電圧発生器と、該内部電圧発生器により発生させ た内部電圧と実際の基板電位とに基いて前記基板 電位発生器により発生した基板電位が設定電位の 上か下かを検出する基板電位検出器とを設ける構 成としている。

(作用)

- 8 -

1 と Q n 1 1 . 及び 2 個のトランジスタ Q p 1 2 と Q n 1 2 とが各々直列に接続されており、この両者は外部電源電圧 V c c 1 5 に対して互いに並列に接続されているとともに、M O S トランジスタ Q p 1 2 のソース、ドレイン間にはトランジスタ Q p 1 3 のダイオードが接続された構成になっ

前記トランジスタQp11~Qp13及びトランジスタQn11~Qn12は全て飽和領域で助作させる。

この基準電圧発生器3では、基準電位12,つまり接点112の電位が外部電源電圧Vcc15に対して依存性が小さいように構成されている。以下、この構成を具体的に説明する。接点112の電位をほぼ一定とすると、トランジスタQn11はそのゲート電位が前記の接点112の電位でしたるので飽和領域で動作し、且つそのソース電位が接地電位Vss16であっために、マート・ソース間電圧がほぼ一定であるために、そのドレイン電流1dn11はほぼ一定である。ま

- 10 -

た、トランジスタQp11とQn11との両ドとでも イン電流Idp11,Idn11が相等しいががでり、 のトランジスタQp11のドレイン電位及位位でです。 ト銀位が定常状態における接点1111の形とがでです。 11のドレイン電がははなりでです。 一方、このドレインでははでいかでです。 一方、このドレインの飽和ではいかではなりではなりではないでははでいた。 グート、ソース間電圧でははびか前にははです。 であると、以上のようにははですった。 にであると、以上のようにははですった。 にであると、以上のようにははです。 にであると、以上のな近近にはははでした。 にであると、とのが一ト、シース間電圧である。 とのが一ト、ソース間電圧であるをはほぼです。 である。

また、トランジスタQp12のゲート、ソース間電圧は、前記のように接点111と外部電源電圧Vcc15との間の電位差であってほぼ一定であるので、このトランジスタQp12のドレイン電流1dp12はその飽和領域での動作によりほ

- 11 -

接点112の電位は接地電位Vss16よりも所 定電位だけ高い一定電位の基準電位になることが 料る。

本発明の半導体装置では、外部電源電圧Vcc 15の依存性の少ない電圧として、基準電位12. つまり接地電位Vss16よりも一定電位だけ高 い電位である接点112の電位を用いる。

次に、供給器4の動作について説明する。この供給器4は、2個のp型のMOSトランジスクQp14、Qp15と、3個のn型のMOSトランジスタQn13~Qn15とにより構成される登動増幅器5と、1個のp型MOSトランジスタQp16より構成される出力回路部6とから成っている。

前記差勁地協器 5 から説明すると、2 個の M O S トランジスタ Q p 1 4 、 Q p 1 5 は、互いにソース、ドレインをそれぞれ共通の電位とした構成になっている。従って、この両トランジスタ Q p 1 4 、 Q p 1 5 のドレイン電流 I d p 1 4 、 I d p 1 5 は互いに等しくカレントミラーになってい

以上説明したように、基準電圧発生器3は前記のような構成のフィードバック回路になっているので、接点111の電位は外部電源電圧Vcc15よりも所定電位だけ低い一定電圧になると共に、

- 12 -

る。また、MOSトランジスタQn13のゲート 電位は、前記した外部電源電圧Vcc15に対し て依存性の少ない基準電位12になっており、一 方、MOSトランジスクQn14のゲート電位は、 内部案子を動作させるための内部電圧11になっ ている。この内部電圧11は、少なくともDRA Mの助作電圧内の電圧値に設定される。そして、 基準電圧12と内部電圧11との比較により、スタQD 16のゲート電位を変化させる構成として、 は、121の電位、つまりMOSトランジスタQD 16のゲート電位を変化させる構成として、式となっている。

前記の供給器4の動作について、基準框圧12と内部電圧11とが等しいときと比傚して説明する。先ず、内部電圧11 (MOSトランジスタQn14のゲート電位) が基準電圧12 (MOSトランジスタQn13のゲート電位) よりも低い場合には、MOSトランジスタQn14のドレイン電流Idn14が減少するので、MOSトランジスタQp15のドレイン電位及び接点122の電

- 14 -

位(つまり、MOSトランジスクQp14、Qp15のゲート低位)が上昇する。このため、MOSトランジスクQp14のゲート、ソース間低圧が降下し、そのドレイン電流Idp14が減少するので、MOSトランジスタQp14及びMOSトランジスタQn13のドレイン低位、つまり接点121の電位であるMOSトランジスタQp16のゲート電位の降下により、そのゲート、ソース間低圧が増大し、そのドレイン電流Id n 1 6 が増加することになる。

これに対し、内部電圧11が基準電圧12よりも高い場合には、前記とは逆にMOSトランジスタQn14のドレイン電流1dn14が増加して、接点122の電位が降下するので、MOSトランジスタQp14のゲート、ソース間電圧が増大し、そのドレイン電流1dp14が増加する。そのため、接点121の電位が上昇するので、MOSトランジスタQp16のゲート、ソース間電圧が減少し、そのドレイン電流1dn16が減少する。

- 15 -

外部電源電圧を降圧した内部電圧で行う方式を採 ることが望ましいからである。

さらに、第1図において、8は基板電位14を 発生する基板電位発生器、9は前記の基板電位発 生器8により発生する基板電位14が設定電位か 否かを検出する基板電位検出器である。

前記の基板電位検出器9は、p型MOSトランジスタQp17と、n型MOSトランジスタQn16と、ゲート、ドレイン間を短絡したn型MOSトランジスタQn17との3個を直列に接続して成り、トランジスタQp17。Qn16の両ゲートは接地電位Vss16に接続されていると共に、トランジスタQp17のソース電位は前記供給器4の出力回路部6からの外部電源電圧Vcc15に対する依存性の小さい内部電圧11とされ、トランジスタQn17のソース電位は基板電位14とされている。

前記の基板電位検出器9の動作について説明する。先ず、MOSトランジスタQp17は、前述のようにゲート電位が接地電位Vss16であり、

特に、内部電圧11が予め設定した設定電圧に達したときには、接点121の電位がMOSトランジスタQp16をof(動作させるまで上昇し、その設定電圧を越える上昇を阻止するので、内部電圧11をその設定電圧に保つことができる。

ここに、供給器4は、前記のような外部電紙電 圧 V c c 1 5 の依存性の小さい基準電圧12と比 較して内部電圧11を発生しているので、この内 部電圧11を外部電紙電圧V c c 1 5 の変動に対 して依存性の小さい所定の設定電圧に保つことが できる。

そして、前記の内部降圧器2の供給器4にて内部降圧した内部電圧11によって内部案子を動作させると共に、この内部電圧11でもってメモリセル7に日IGHを書き込む。このようにするのは、16MDRAMの出現以降、半導体装置の内部業子のサイズが小さくなるに経れて、外部で電圧が高すぎて内部業子耐圧の信頼性が確保できなかったり、消費電力の低減化が図れなくなる場合があるからであり、またスピードの観点から、

- 16 -

ソース電位が内部電圧11であって、そのゲート, ソース間電圧はそのスレッシュホールド電圧より 低い電位の一定電圧であるので、外部電源電圧 V c c 1 5 に依存しない常にほぼ一定値のドレイン 電流 1 d p 1 7 が流れている。

- 18 -

るので、 抵板電位検出信号13は外部電源電圧 V cc15の変動に対して依存性の小さい信号となる。

以上の説明から、基板電位検出器9は、内部降 圧器2の供給器4から発生させた外部電源電圧V cc15に対する依存性の小さい内部電圧11と

- 19 -

25は電源電位 V c c 、 26は接地電位 V s s 、 27は内部電圧 a 、 21は内部電圧 b 、 22は基準電圧、 23は基板電位検出信号、 24は基板電位である。また、 211、 212、 221, 22 2、 241は各々接点である。

第2図の内部降圧器2~は、基準電圧発生器3~と供給器4~とから成る。先ず、基準電圧発生器3~の助作については前記の第1実施例で説明した通りである。つまり、基準電圧発生器3~は、トランジスタQp21とQn21、及びトランジスタQp22とが各々直列に接続されており、外部電源電圧Vcc25に対し互いに並列の関係にある。更にトランジスタQp22のソース、ドレイン間にはトランジスタQp23のダイオードが接続された構成になっている。

従って、基準電圧発生器3 は前記第1の実施例の基準電圧発生器3と同様な構成のフィードバック回路になっているので、接点211は外部電源電圧Vcc25より所定電位だけ低い電圧を出力し、接点212は接地電位Vss26よりも所

実際の基板電位14とに基いて、外部電源電圧 V c c 15の変動に拘らず、実際の基板電位14が設定電位未満のときには必ず低電位の基板電位14が設定電位以上のときには必ず高電位の基板電位を位位以上のときには必ず高電位の基板電位発生器8にはり、前記基板電位発生器8により発生する基板電位14が設定電位か否がを検出する。そして、この構成により、外部電源電圧 V c c 15に対する少ない依存性でもって基板電位発生器8の動作を制御することができる。

(実施例2)

次に、本発明の第2の実施例を説明する。第2 図に示す半導体装置のブロック回路図において、 Qp20~Qp29はP形のMOSトランジスタ、 Qn20~Qn29はN形のMOSトランジスタ、

- 20 -

定電位だけ高い基準電圧22を出力する。

本実施例の半導体装置では、基準形圧として接 点212の電位、つまり接地電位Vss26より も所定電位だけ高く且つ外部電源電位Vcc25 の依存性の少ない電位22を用いる。

供給器4、の助作についても第1実施例で述べた通りである。つまり供給器4、は、2個のp型のMOSトランジスタQp24、Qp25と、3個のn型のMOSトランジスタQn23~Qn25とにより構成される差助増協器5、と、1個のp型MOSトランジスタQp26より構成される出力回路部6、とから成る。

前記差勁増幅器 5 ~の 2 個の M O S トランジスタ Q p 2 4 , Q p 2 5 は、 互いにソース, ドレインをそれぞれ共通の電位とした構成になっているので、 この両トランジスタ Q p 2 4 , Q p 2 5 のドレイン電流 I d p 2 4 , I d p 2 5 は互いに等しくカレントミラーになっている。また、 M O S トランジスタ Q n 2 3 のゲート電位は、 前記した外部電源電圧 V c c 2 5 の 依存性の少ない基準電

- 22 -

位22になっている一方、MOSトランジスタQ n24のゲート総位は内部態圧27になっている。そして、基準態圧22と内部態圧27との比較により、MOSトランジスタQp26のゲート総位である接点221の総位を変化させる構成として、出力回路部6 からの出力電流を制御する回路方式になっている。

従って、供給器4・は前記第1の実施例の供給器4と同様な構成のフィードバック回路になっているので、第1の実施例で説明した通り、MOSトランジスタQn23のゲート電位(内部電圧27)がMOSトランジスタQp26のドレイン電流1dn26が出りも高い場合には、MOSトランジスタQp2のドレイン電流1dn26がおりも高い場合には、MOSトランジスタ♀22の昨日では、佐点221の電位(MOSトランジスタQp24及びQn23のドレイン電位)がMOS

- 23 -

OSトランジスタQn28のゲート電位は、前記した外部電源電圧Vcc25の依存性の少ない逃 準電圧22になっている一方、MOSトランジス タQn29のゲート電位は内部電圧21(基板電 位検出器9~への出力電圧)になっている。そし て、基準電圧22と内部電圧21との比較により、 MOSトランジスタQp20のゲート電位である 接点241の電位を変化させる構成として、出力 回路部6 からの出力電流を制御する回路方式に なっている。

従って、供給器4 は前記の供給器4 と同様な構成のフィードバック回路になっているので、MOSトランジスタQn29のゲート電位(内部電圧21)がMOSトランジスタQn28のゲート電位(基準電圧22)よりも低い場合には、MOSトランジスタQp20のドレイン電流Idp2のが増加する一方、内部電圧21が基準電圧22よりも高い場合には、MOSトランジスタQp2のドレイン電流Idp20が減少する。特に、内部電圧21が予め設定した設定電圧に達したと

トランジスクQp26をoff動作させるまで上 昇し、その設定電圧を越える上昇を阻止するので、 内部電圧27を設定電圧に保つことができる。

ここに、供給器4 1は、外部電源電圧 V c c 2 5の依存性の小さい基準電圧 2 2に基いて内部電圧 2 7を発生しているので、この内部電圧 2 7を外部電源電圧 V c c 2 5に対して依存性の小さい所定の設定電圧に保つことができる。

更に、第2図に示す他の供給器4 は、前記の供給器4 と同様に、2個のp型のMOSトランジスタQp28、Qp29と、3個のn型のMOSトランジスタQn20、Qn28、Qn29とにより構成される差動増幅器5 と、1個のp型MOSトランジスタQp20より構成される出力同路部6 ごとから成る。

前記差動増幅器 5 の 2 個の M O S トランジス タ Q p 2 8 。 Q p 2 9 は互いにソース。ドレイン をそれぞれ共通の電位とした構成になっているの で、その両ドレイン電流 [d p 2 8 。 I d p 2 9 は等しくカレントミラーになっている。また、 M

- 24 -

きには、接点241の低位がMOSトランジスタ Qp20をoff動作させるまで上昇し、その設 定電圧を越える上昇を阻止するので、内部電圧2 1 (基板電位検出器9 への出力電位)を設定電 圧に保つことができる。

よって、外部電源電圧 V c c 2 5 の依存性の小さい基準電圧 2 2 に基いて内部電圧 2 1 を発生させるので、この内部電圧 2 1 (基板電位検出器 9 への出力電圧)を外部電源電圧 V c c 2 5 の依存性の小さい電圧にできる。

そして、前記した最初の供給器4 により発生 させた内部電圧27によって内部業子を動作させ ると共にメモリセル7にHIGHを書き込む。

加えて、第2図の基板電位検出器9~の構成についても、前記の第1実施例の基板電位検出器9~は、 ト型MOSトランジスタQp27と、n型MOS トランジスタQn26と、ゲート、ドレイン間を 短絡したn型MOSトランジスタQn27との3 個を直列に接続して成り、トランジスタQp27.

- 26 -

Q n 2 6 の両ゲートは接地越位 V s s 2 6 に接続されていると共に、トランジスタ Q p 2 7 のソース電位は前記供給器 4 から発生させた内部電位2 1 とされ、トランジスタ Q n 2 7 のソース電位は基板電位 2 4 とされている。

- 27 -

び第2の各実施例の内部降圧器2,2 において 供給器4,4 を設けないで、基準電圧発生器自 体を内部電圧発生器として、発生させる基準電圧 をそのまま外部電源電圧の依存性の小さい内部電 圧として使用したものである。

つまり、同図に示す半導体装置のブロック回路において、Qp31~Qp35,Qp37はP形のMOSトランジスク、Qn31,Qn36及びQn37はN形のMOSトランジスタ、35は外部電源電位Vcc、36は接地電位Vss、31は内部電圧、33は基板電位検出信号、34は基板電位、311は接点である。

同図の内部電圧発生器 3 ... は、ゲート、ドレイン間を短絡した第 1 及び第 2 の M O S トランジスク Q p 3 5 . Q p 3 1 と、第 3 の M O S トランジスク Q n 3 1 とが直列に接続されて第 1 の直列体を構成しているとともに、第 4 の M O S トランジスク Q p 3 2 と、ゲート、ドレイン間を短絡したな5 の M O S トランジスク Q p 3 4 とが直列に接続されて第 2 の直列体を構成している。この第 1

圧の基板電位検出信号23を出力する。

(実施例3)

続されている。

続いて、請求項(4)に記載の発明の実施例を第3 図に基いて説明する。本実施例は、前記の第1及 - 28 -

及び第2の直列体は、互いに外部電源電圧Vcc 35と接地電位Vss36との間に各々並列に接

さらに、前記第2のMOSトランジスタQp3 1のゲートは第4のMOSトランジスタQp32 のゲートに短絡して接続されていると共に、第4のMOSトランジスタQp32のドレインに短絡ちれている。からいって、前記第4のMOSトランジスタQp32のパレイン間にトランジスタQp32のがよれている。この第6のMOSトランジスタQp332のソース、ドレイン間に代えて、第3のMOSトランジスタQp32のソース、ドレイン間に代えて、第3のMOSトランジスタQp32のソース、ドレイン間としてもよい。

前記6個のトランジスタは全て飽和領域で動作 させる。

前記の基準配圧発生器 3 では、内部電圧 3 1 の銀位圧外部電源電位 V c c 3 5 に対して依存性

- 30 -

が小さくなるように、第1及び第2実施例の基準 電圧発生器3,3^と同様に構成されている。以 下、この構成を具体的に説明する。内部電圧31 をほぱ一定とすると、トランジスタQn31はそ のゲート電位が前記の内部電圧31で一定電位で あるので飽和領域で動作し、且つそのソース電位 が接地毯位Vss36であってゲート,ソース間 枢圧がほぼ一定であるためにそのドレイン電流Ⅰ dn31はほぼ一定である。また、トランジスタ Qp31とQn31との両ドレイン電流しdp3 1. Idn31が相等しいときのトランジスタQ p31のドレイン電位及びゲート電位が定常状態 における接点311の電位である。従って、定常 状態におけるトランジスタQp31のドレイン電 流1dp31はぼ一定である。一方、このトラン ジスタQp31のドレイン電流 | dp31は、そ の飽和領域での動作によりそのゲート、ソース間 電圧でほぼ決定されるので、このドレイン電流! dp31が前記のようにほぼ一定であると、その ゲート、ソース間電圧もほぼ一定である。以上の

- 31 -

スタQp34のゲート、ソース間電圧である内部 電圧31と接地電位Vss36との間の電位差は ほぼ一定である。

以上のように基準電圧発生器3…は、前記のような構成のフィードバック回路になっているので、 接点311の電位は外部電源電圧Vcc35より も所定電位だけ低い一定電圧になると共に、内部 電位31は接地電位Vss36よりも所定電位だ け高い一定電圧になることが判る。

従って、本実施例の半導体装置で使用する内部 電圧31は、前途のように接地電位 V s s 36よりも一定電位だけ高い電圧で且つ外部電源電位 V c c 35の依存性の少ない電圧となる。

また、第3図の基板電位検出器9°の構成は、前記の第1実施例の基板電位検出器9と同様である。つまり、該基板電位検出器9°は、p型MOSトランジスタQn36と、ゲート、ドレイン間を短絡したn型MOSトランジスタQn37との3個を直列に接続して成り、トランジスタQp37,Qn3

ことから、トランジスタQp31のゲート、ソース間電圧である接点311の電位と外部電弧電圧 Vcc35との間の電位差はほぼ一定である。

また、トランジスタQp32のゲート,ソース 間電圧である接点311の電位と外部電源電圧V cc35との間の電位差は、前記のようにほぼー 定であるので、このトランジスタQp32のドレ イン電流Idp32は、その飽和領域での勁作に よりほぼ一定である。更に、トランジスタQp3 2とQp34の両ドレイン電流 I dp32, I d p34が互いに等しいときのトランジスタQp3 4のソース電位が定常状態における内部電圧31 である。従って、定常状態におけるトランジスタ Qp34のドレイン電流Idp34はほぼ一定で ある。一方、このトランジスタQp34のドレイ ン電流 I dp34は、その飽和領域での動作によ りそのゲート,ソース間電圧でほぼ決定されるの で、このドレイン電流1dp34が前記のように ほぼ一定であると、そのゲート,ソース間電圧も ほぼ一定である。以上のことから、このトランジ

- 32 -

6の両ゲートは接地電位 V s s 3 6に接続されていると共に、トランジスタ Q p 3 7 のソース電位は前記基準電圧発生器 3 ごにより発生させた内部電圧 3 1 とされ、トランジスタ Q n 3 7 のソース電位は基板電位 3 4 とされている。

- 34 -

板電位検出信号33を出力するので、以上の説明から、基板電位検出器9」は、外部電源電圧Vcc35に対して依存性の小さい内部電圧31と実際の基板電位34とに基いて、外部電源電圧Vcc35が変動したとしても、実際の基板電位34が設定電位未満のときには必ず高電位の基板電位は出力し、逆に実際の基板電位34が設定電台を出力する。従って、外部電源電圧Vcc35の変動に対して少ない依存性でもって基板電位発生器8の動作を制御することができる。

よって、基板電位発生器8の動作を外部電源電 EVcc35の依存性の小さいものにできるので、 この基板電位発生器8により発生させる基板電位 34を外部電源電圧Vcc35の変動に拘らず設 定電位に保つことができる。しかも、第1及び第 2実施例の供給器4,4 による消費電流が生じ ないので、消費電力を増加させずに済む利点がある。

以上、各実施例に基いて本発明を説明したが、

- 35 -

2. 2 · · · 内部降圧器、3. 3 · , 3 · · · · 基地電 圧発生器、4. 4 · · · · 供給器、5. 5 · . 5 · · · · 差励增幅器、6. 6 · , 6 · · · · 出力回路部、 8 · · · 基板電位発生器、9. 9 · , 9 · · · · 基板電位 検出器、11, 21, 31 · · · 内部電位、14, 2 4, 34 · · · · 基板電位、16, 26, 36 · · · 接地電 位。

特許出願人 松下電器座梁 株 式 会 社代 理 人 弁 理 士 前 田 弘

本発明は前記の各実施例に限定されず、他に種々 の変更が可能であることは明かである。


(発明の効果)

以上説明したように、本発明の半導体装置によれば、外部電源電圧の依存性の小さい内部電圧を発生させ、この内部電圧に基いて基板電位が設定電位か否かを検出するようにしたことにより、外部電源電圧が変励しても、その電圧変励の影響をあまり受けないで基板電位発生器の助作を制御できるので、基板電位を外部電源電圧の変動に拘らず設定電位に保持できる効果を奏する。


4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す半導体装置の回路プロック図、第2図は第2の実施例を示す半導体装置の回路プロック図、第3図は第3の 実施例を示す半導体装置の回路プロック図、第4 図は従来の基板電位検出器を示す電気回路図である。


Qp11、Qp12…p型MOSトランジスタ、 Qn11、Qn12…n型MOSトランジスタ、 — 36 —



Qp11, Qp12…p型MOSトランジスタ Qn11, Qn12…n型MOSトランジスタ 2, 2、…内部降圧器 4, 4、, 4、…基準電圧発生器 5, 5、5、…差動増幅器 6, 6、, 6、…出力回路部 8 …基板電位発生器 9, 9、9、…基板電位後出器 11, 21, 31…内部電位 14, 24, 34…基板電位



第 3 図



第4図

